Luận án Nghiên cứu phương pháp hiệu chỉnh các sai lệch kênh trong ADC ghép xen thời gian

DC cũng được phân tích và mô phỏng
đối với từng lỗi sai lệch kênh. Bên cạnh đó, chương này đã đánh giá, phân
tích một cách khái quát về các phương pháp hiệu chỉnh sai lệch kênh của các
công trình nghiên cứu trong và ngoài nước. Các phân tích trong Chương 1
đã chỉ ra những hạn chế của các công trình nghiên cứu trong và ngoài nước
đã công bố. Đây là cơ sở để tác giả đề xuất các phương pháp hiệu chỉnh sai
lệch kênh trong các chương tiếp theo.
49
Chương 2
PHƯƠNG PHÁP HIỆU CHỈNH NỀN TRÊN MIỀN SỐ
TỪNG SAI LỆCH KÊNH TRONG TIADC
Chương 2 trình bày mô hình TIADC chỉ có sai lệch một chiều, sai lệch
khuếch đại và sai lệch định thời. Từ đó, đề xuất các phương pháp hiệu chỉnh
nền trên miền số đối với từng sai lệch kênh riêng lẻ này. Hiệu quả của các
phương pháp đề xuất được đánh giá thông qua các kết quả mô phỏng.
2.1. Mô hình hệ thống
Như đã phân tích ở Chương 1, trước sự phát triển nhanh chóng của các
chuẩn truyền thông mới, đòi hỏi tốc độ ngày càng cao thì TIADC là một
giải pháp tốt. Nó giúp tăng tốc độ lấy mẫu, giảm công suất tiêu thụ khi làm
việc ở tốc độ cao. Bên cạnh đó, khi kết hợp với các hệ thống undersampling
thì nó giúp tăng tính linh hoạt của máy thu do có khả năng tái cấu hình.
Tuy nhiên, các sai lệch kênh đang làm suy giảm nghiêm trọng hiệu năng của
TIADC. Các sai lệch này đã được phân tích ở Chương 1. Chương 2 đề xuất
mô hình TIADC chỉ gồm ba loại sai lệch kênh: sai lệch một chiều, sai lệch
khuếch đại và sai lệch định thời. Mô hình này được thể hiện trên Hình 2.1
Trong mô hình đề xuất, các sai lệch kênh bao gồm: sai lệch một chiều, sai
lệch khuếch đại và sai lệch định thời lần lượt được đặc trưng bởi các tham
số sai lệch ký hiệu là oi, gi và ti. Do có sự không đồng nhất công thức trong
một số công trình đã công bố nên trong luận án này tác giả thống nhất sử
50
ADC0
ADCi
ADCM-1 
MUX( )x t  y n1
s
s
f T=
io
1Mo −
0o 0g
ig
1Mg −
( ) 00 snM T t+ +
( ) s inM i T t+ +
( )( ) 11 s MnM M T t −+ − +
Hình 2.1: Mô hình TIADC M kênh chỉ gồm sai lệch một chiều, sai lệch khuếch đại
và sai lệch định thời.
dụng ký hiệu gi tương ứng với (1 + gi) để biểu thị sai lệch khuếch đại của
kênh thứ i. Như đã trình bày ở Chương 1, sai lệch định thời xảy ra khi thời
gian lấy mẫu tại các ADC con có sự sai khác một lượng là ti. Sự sai lệch này
có thể là âm hoặc dương (giảm đi hoặc tăng lên so với chu kỳ lấy mẫu Ts).
Do đó, trong một số công trình đã công bố, có một số công trình ký hiệu là
(kM + i)Ts − ti hoặc (kM + i)Ts + ti. Để thuận tiện và thống nhất trong
biểu diễn các công thức toán học, trong luận án này thống nhất sử dụng ký
hiệu thời gian lấy mẫu của ADC khi có sai lệch định thời là (kM + i)Ts+ ti.
Điều này không làm thay đổi bản chất và sự đúng đắn của các biểu thức toán
học cũng như hiệu quả của các kỹ thuật đề xuất.
Xét tín hiệu tương tự đầu vào x(t) là tín hiệu hình sin có băng tần hữu
hạn X(jω) = 0 và tần số |ω| ≥ B và băng thông B ≤ pi/Ts. Tín hiệu này
thỏa mãn định lý lấy mẫu Nyquist–Shannon và có thể khôi phục được. Bộ
TIADC lấy mẫu tín hiệu x(t) tại từng kênh với tần số fs/M . Để thực hiện
hiệu chỉnh sai lệch kênh thì tín hiệu đầu vào x(t) phải là tín hiệu dừng theo
nghĩa rộng (WSS). Ngoài ra, trong mô hình này, tạp âm lượng tử được giả
51
sử là rất nhỏ và có thể bỏ qua. Khi đó, tín hiệu số đầu ra của kênh thứ i có
thể được viết như sau:
yi [k] = gix[kM + i+ ti] + oi. (2.1)
Sau đó, tín hiệu đầu ra của các kênh được ghép kênh lại với nhau để tạo
thành tín hiệu số đầu ra của TIADC như sau:
y
(
t
)
=
M−1∑
i=0
+∞∑
k=−∞
(
gix
(
t+ ti
)
+ oi
)
δ(t− (kM + i)Ts). (2.2)
Để thực hiện hiệu chỉnh các sai lệch kênh trong TIADC, các công trình
nghiên cứu trước đây thường giả sử chỉ có một loại sai lệch nhất định, các sai
lệch khác được giả sử là không tồn tại hoặc đã được hiệu chỉnh. Tuy nhiên,
luận án này đề xuất kỹ thuật hiệu chỉnh cho cả ba sai lệch kênh cùng xảy ra
trong TIADC và làm suy giảm hiệu năng của nó. Tuy nhiên, để hiểu rõ và
có cơ sở đề xuất các phương pháp hiệu chỉnh cho cả ba sai lệch kênh, luận
án đã đề xuất kỹ thuật hiệu chỉnh cho từng loại sai lệch kênh riêng lẻ. Sau
đó, luận án đề xuất các kỹ thuật hiệu chỉnh lần lượt cho cả ba sai lệch kênh
như mô hình trong Hình 2.2 hoặc hiệu chỉnh đồng thời sai lệch khuếch đại
và sai lệch định thời sau khi hiệu chỉnh sai lệch một chiều. Các đề xuất này
sẽ được trình bày ở Chương 3. Trong mô hình hiệu chỉnh ở Hình 2.2, sai lệch
một chiều phải được thực hiện trước bởi vì hiệu chỉnh sai lệch khuếch đại và
sai lệch định thời yêu cầu đầu ra của các ADC con phải có trung bình bằng
0. Sai lệch khuếch đại và sai lệch định thời có thể được hiệu chỉnh lần lượt
hoặc hiệu chỉnh đồng thời. Khi hiệu chỉnh lần lượt thì sai lệch khuếch đại
được hiệu chỉnh trước do sai lệch này không phụ thuộc tần số tín hiệu vào
nên hiệu chỉnh đơn giản hơn. Sai lệch định thời được hiệu chỉnh sau vì sai
lệch này phụ thuộc tần số tín hiệu vào.
52
Hiệu chỉnh 
sai lệch 
một chiều
Hiệu chỉnh 
sai lệch 
khuếch đại
Hiệu chỉnh 
sai lệch 
định thời
 TIADC
 x t  iy k  ˆiy k
Hình 2.2: Sơ đồ hiệu chỉnh các sai lệch kênh trong TIADC M kênh.
2.2. Phương pháp hiệu chỉnh đề xuất cho từng sai lệch kênh
2.2.1. Phương pháp hiệu chỉnh nền trên miền số sai lệch một chiều
Như đã phân tích ở Chương 1, sai lệch một chiều là loại sai lệch tĩnh,
không phụ thuộc tần số tín hiệu vào và được cộng thêm vào mỗi kênh trong
quá trình lấy mẫu. Do đó, để hiệu chỉnh sai lệch một chiều, phương pháp đề
xuất thực hiện ước lượng lỗi sai lệch một chiều của mỗi kênh và loại bỏ nó
khỏi tín hiệu đầu ra của các ADC con. Sơ đồ khối của kỹ thuật đề xuất cho
việc hiệu chỉnh sai lệch một chiều được minh họa trong Hình 2.3. Quá trình
hiệu chỉnh sai lệch một chiều được thực hiện thông qua hai bước: ước lượng
lỗi sai lệch một chiều và sửa lỗi sai lệch một chiều như sơ đồ hiệu chỉnh trong
Hình 2.3.
Ước lượng sai 
lệch một chiều
Sửa lỗi sai lệch 
một chiều ADCi
( )x t  iy k
ˆio
 ˆiy k
Hình 2.3: Sơ đồ hiệu chỉnh sai lệch một chiều trong từng kênh ADC con của TIADC
M kênh.
53
* Ước lượng sai lệch một chiều
Để có thể hiệu chỉnh được lỗi sai lệch một chiều thì cần phải ước lượng
được lỗi này. Ký hiệu sai lệch một chiều ước lượng được của kênh thứ i là oˆi.
Để ước lượng sai lệch một chiều, kỹ thuật đề xuất tính trung bình các mẫu
đầu ra của kênh thứ i trên toàn bộ N mẫu theo biểu thức sau:
oˆi =
1
N
N−1∑
k=0
yi[k] =
1
N
N−1∑
k=0
gix[kM + i+ ti] + oi. (2.3)
Theo lý thuyết về quá trình dừng theo nghĩa rộng (WSS), khi tín hiệu
liên tục theo thời gian x(t) là quá trình WSS thì tín hiệu rời rạc hóa của nó
x(nTs) cũng là quá trình WSS. Do đó, các tín hiệu này cũng thỏa mãn hai
điều kiện của quá trình WSS. Trong đó, chúng ta quan tâm tới điều kiện đầu
tiên về giá trị kỳ vọng của x(nTs) là bất biến theo thời gian và bằng giá trị
kỳ vọng của quá trình liên tục theo thời gian x(t). Giá trị này xấp xỉ bằng 0
theo biểu thức sau:
1
N
N−1∑
k=0
gix[kM + i+ ti] ≈ 0. (2.4)
Giá trị sai lệch một chiều được ước lượng trên kênh thứ i thu được bằng cách
thay (2.4) vào (2.3):
oˆi =
1
N
N−1∑
k=0
gix[kM + i+ ti]︸ ︷︷ ︸
≈0
+oi ≈ oi. (2.5)
Công thức (2.5) chỉ ra rằng, bằng cách tính trung bình các mẫu đầu ra của
mỗi kênh ADC theo N (với N là tổng số mẫu của kênh ADC con), chúng
ta có thể ước lượng được giá trị của lỗi sai lệch một chiều trên từng kênh
ADC. Giá trị sai lệch một chiều được ước lượng sẽ được đưa đến khối sửa lỗi
sai lệch một chiều để thực hiện sửa lỗi. Sơ đồ khối ước lượng lỗi sai lệch một
54
chiều được minh họa trong Hình 2.4.
 ADCi
Tính trung 
bình N mẫu
( )x t  iy k ˆio
Hình 2.4: Sơ đồ khối ước lượng sai lệch một chiều trong từng kênh ADC con của
TIADC M kênh.
* Sửa lỗi sai lệch một chiều
Do lỗi sai lệch một chiều là lỗi được cộng thêm vào tín hiệu đầu ra của các
ADC con và không phụ thuộc tần số tín hiệu vào nên quá trình sửa lỗi sai
lệch này khá đơn giản. Các lỗi sai lệch một chiều sau khi được ước lượng sẽ
được trừ khỏi đầu ra của các ADC con để thu được tín hiệu đã sửa lỗi. Sơ
đồ khối của khối sửa lỗi sai lệch một chiều trên từng kênh của TIADC được
minh họa như trong Hình 2.5. Quá trình sửa lỗi sai lệch một chiều được mô
tả bởi biểu thức sau:
yˆi[k] = yi[k]− oˆi
= gix[kM + i+ ti] + oi − oˆi (2.6)
= gix[kM + i+ ti].
Quá trình sửa lỗi sai lệch một chiều khá đơn giản. Ở đây chỉ yêu cầuM−1
 ADCi
( )x t  iy k
ˆio  ˆiy k
Hình 2.5: Sơ đồ khối sửa lỗi sai lệch một chiều trong từng kênh ADC con của TIADC
M kênh.
55
bộ cộng làm việc tại tần số fs/M . Tần số này đã giảm đi M lần so với tần
số lấy mẫu nên sẽ giúp giảm công suất tiêu thụ của TIADC.
* Các kết quả mô phỏng
Để đánh giá hiệu năng của kỹ thuật đề xuất cho việc hiệu chỉnh sai lệch
một chiều, TIADC 13 bit, 4 kênh và 8 kênh được đưa ra để tiến hành mô
phỏng. TIADC này được lựa chọn dựa trên các kết quả nghiên cứu về TIADC
được tổng hợp trong báo cáo [22]. Số bit của TIADC thực tế là 14 bit. Tuy
nhiên, để thuận tiện trong quá trình xử lý tín hiệu của ADC, luận án chỉ
xét 13 bit dữ liệu và bỏ qua một bit dấu của ADC. Tạp âm được thêm vào
để SNR tại đầu ra của TIADC là 60 dB. TIADC được lấy mẫu tại tần số
2,7 GHz. Các bộ TIADC lấy mẫu tại tần số này phù hợp với các máy thu lấy
mẫu trực tiếp RF ứng dụng cho SDR, hệ thống thông tin WiFi, WiMAX. Tín
hiệu tương tự đầu vào là tín hiệu hình sin có tần số fin = 0, 45fs. Các tham
số này sẽ được dùng để mô phỏng cho các phương pháp đề xuất ở chương này
và Chương 3. Các sai lệch một chiều là các đại lượng ngẫu nhiên Gauss có độ
lệch chuẩn bằng 0,05. Sau khi tiến hành mô phỏng Monte-Carlo, phổ tần đầu
ra trước và sau khi hiệu chỉnh của TIADC 4 kênh và 8 kênh lần lượt được
thể hiện trong Hình 2.6 và Hình 2.7. Kết quả mô phỏng này cho thấy rằng,
hầu hết các lỗi do sai lệch một chiều tại phổ tần đầu ra của TIADC được
loại bỏ. Kết quả mô phỏng cũng cho thấy hiệu năng của TIADC đã được cải
thiện đáng kể. Hiệu năng của TIADC 4 kênh đã cải thiện được 36,7 dB đối
với SNDR và 70,6 dB đối với SFDR. Tương tự, hiệu năng của TIADC 8 kênh
đã cải thiện được 38,1 dB đối với SNDR và 68,7 dB đối với SFDR. Sự cải
thiện về hiệu năng này được minh họa trong Hình 2.8.
Kỹ thuật đề xuất đã cải thiện hiệu năng của TIADC tốt như trên là do kỹ
56
0 0,1 0,2 0,3 0,4 0,5-150
-100
-50
0
PS
D [
dB
]
Trước khi hiệu chỉnh
0 0,1 0,2 0,3 0,4 0,5
Tần số chuẩn hóa [f/fs]
-150
-100
-50
0
PS
D [
dB
]
Tần số chuẩn hóa [f/fs]
SNDR = 60,6882 dB; SFDR = 95,0745 dB
SNDR = 23,9836 dB; SFDR = 24,5238 dB
Sau khi hiệu chỉnh
Hình 2.6: Phổ tần đầu ra của TIADC 4 kênh trước và sau khi hiệu chỉnh sai lệch
một chiều.
0 0,1 0,2 0,3 0,4 0,5-150
-100
-50
0
PS
D [
dB
]
Trước khi hiệu chỉnh
0 0,1 0,2 0,3 0,4 0,5
Tần số chuẩn hóa [f/fs]
-150
-100
-50
0
PS
D [
dB
]
Tần số chuẩn hóa [f/fs]Sau khi hiệu chỉnh
SNDR = 60,6846 dB; SFDR = 93,8686 dB
SNDR = 22,5961 dB; SFDR = 25,142 dB
Hình 2.7: Phổ tần đầu ra của TIADC 8 kênh trước và sau khi hiệu chỉnh sai lệch
một chiều.
57
24 24.5
60.7
95.1
SNDR SFDR
0
20
40
60
80
100
Giá
 trị
 SN
DR
/SF
DR
 (d
B)
 Trước khi hiệu chỉnh
 Sau khi hiệu chỉnh
,1
24,5
60,
24,0
(a)
22.6 25.1
60.7
93.7
SNDR SFDR
0
20
40
60
80
100
Giá
 trị
 SN
DR
/SF
DR
 (d
B)
 Trước khi hiệu chỉnh
 Sau khi hiệu chỉnh
9 ,7
25,
6 ,7
2 ,
(b)
Hình 2.8: So sánh SNDR và SFDR trước và sau khi hiệu chỉnh sai lệch một chiều của
TIADC 4 kênh (a) và 8 kênh (b).
thuật này đã ước lượng khá chính xác lỗi sai lệch một chiều trong thời gian
rất ngắn. Điều này được minh họa trong Hình 2.9. Trong đó, Hình 2.9(a) và
Hình 2.9(b) lần lượt minh họa cho thời gian hội tụ của các lỗi sai lệch một
chiều được ước lượng trên từng kênh của TIADC 4 kênh và 8 kênh. Kết quả
mô phỏng cho thấy, chỉ sau khoảng 30 mẫu (khoảng 0,011 µs) thì các giá trị
ước lượng sai lệch một chiều đã hội tụ so với giá trị mong muốn.
* Nhận xét
Phương pháp hiệu chỉnh sai lệch một chiều đề xuất thực hiện hoàn toàn
trên miền số và không yêu cầu biết trước bất kỳ tín hiệu nào. Kết quả hiệu
chỉnh cho hiệu năng rất tốt. Phương pháp đề xuất chỉ sử dụng các bộ cộng
làm việc tại các tần số của các ADC con (tần số thấp fs/M) nên giúp giảm
tài nguyên phần cứng và giảm công suất tiêu thụ.
2.2.2. Phương pháp hiệu chỉnh nền trên miền số sai lệch khuếch đại
Xét TIADC chỉ có lỗi sai lệch khuếch đại và không có các sai lệch khác
như đã phân tích trong Chương 1. Tín hiệu tương tự đầu vào x(t) được lấy
58
0 50 100 150 200
Thời gian (mẫu)
-1
-0,5
0
0,5
1
(a)
0 50 100 150 200
Thời gian (mẫu)
-1
-0,5
0
0,5
1
(b)
Hình 2.9: Thời gian hội tụ của các giá trị sai lệch một chiều được ước lượng trong
TIADC: (a) 4 kênh, (b) 8 kênh.
mẫu tại tần số fs. Lúc này, tín hiệu đầu ra của TIADC trên miền thời gian
được biểu diễn theo công thức (1.35) như sau:
y(t) =
M−1∑
i=0
yi(t) =
M−1∑
i=0
+∞∑
k=−∞
gix(t)δ(t− (kM + i)Ts). (2.7)
Tương tự như hiệu chỉnh sai lệch một chiều, hiệu chỉnh sai lệch khuếch đại
59
Ước lượng sai 
lệch khuếch đại
Sửa lỗi sai lệch 
khuếch đại ADCi
( )x t  iy k  ˆiy k
0 ig g
Hình 2.10: Sơ đồ hiệu chỉnh sai lệch khuếch đại trong từng kênh ADC con của TIADC
M kênh.
cũng thực hiện theo hai bước: ước lượng và sửa lỗi sai lệch khuếch đại như
Hình 2.10. Ý tưởng của phương pháp hiệu chỉnh đề xuất là giả sử kênh đầu
tiên là kênh tham chiếu và hiệu chỉnh để độ khuếch đại của từng kênh còn
lại bằng độ khuếch đại của kênh tham chiếu.
* Ước lượng sai lệch khuếch đại
Như đã phân tích ở trên, tín hiệu vào được giả sử là quá trình ngẫu nhiên
và dừng theo nghĩa rộng. Do đó, khi không có sai lệch khuếch đại thì công
suất đầu ra của các ADC con sẽ bằng công suất của tín hiệu vào.
Pyi[k] = y
2
i [k] = Px(t). (2.8)
Tuy nhiên, khi có sai lệch khuếch đại (gi) thì công suất đầu ra của các ADC
con sẽ không bằng công suất tín hiệu vào. Khi đó, công suất đầu ra của các
ADC con sẽ bằng công suất tín hiệu vào nhân với bình phương sai lệch khuếch
đại của từng kênh.
Pyi[k] = y
2
i [k] = g
2
iPx(t). (2.9)
Do đó, để hiệu chỉnh sai lệch khuếch đại, luận án đề xuất xác định tỉ số công
suất trung bình của ADC con thứ i so với ADC tham chiếu (sử dụng ADC
đầu tiên (ADC0) làm ADC tham chiếu) g0/gi. Tỉ số này được xác định theo
60
công thức sau:
1
N
N−1∑
k=0
y20 [k]
1
N
N−1∑
k=0
y2i [k]
=
g20Px(t)
g2iPx(t)
=
g20
g2i
. (2.10)
Sau đó, tỉ số này được lấy căn bậc hai để thu được tỉ số g0/gi và đưa đến khối
sửa lỗi sai lệch khuếch đại để sửa lỗi sai lệch khuếch đại như Hình 2.10. Quá
trình ước lượng để xác định tỉ số g0/gi được thực hiện theo sơ đồ Hình 2.11.
Bộ 
trung bình
 ADCi
Bộ chia( )x t
2
0 x tg P
2
i x tg P
0
i
g
g
 2iy k
 20y k
 ADC0
Bộ 
trung bình
Hình 2.11: Sơ đồ ước lượng sai lệch khuếch đại trong từng kênh ADC con của TIADC
M kênh.
* Sửa lỗi sai lệch khuếch đại
Sau khi đã loại bỏ sai lệch một chiều, tín hiệu đầu ra của ADC con thứ i
được biểu diễn như sau:
yi
[
k
]
= gix[kM + i+ ti]. (2.11)
Như đã trình bày ở trên, mục đích của việc sửa lỗi là làm cho sai lệch
khuếch đại ở các kênh bằng nhau và bằng g0. Điều này được thực hiện bằng
cách tính trung bình tỉ số công suất đầu ra của các ADC con thứ i so với
ADC đầu tiên. Tỉ số này (g0/gi) được nhân với đầu ra của ADC con thứ i
để thu được tín hiệu đầu ra đã được sửa lỗi như minh họa trong Hình 2.12.
Tín hiệu đầu ra của ADC con thứ i đã được sửa lỗi sai lệch khuếch đại được
61
( )x t  iy k  ˆiy k
0
i
g
g
ADCi
Hình 2.12: Sơ đồ sửa lỗi sai lệch khuếch đại trong từng kênh ADC con của TIADC
M kênh.
biểu diễn như sau:
yˆi
[
k
]
=
go
gi
gix[kM + i+ ti]
= g0x[kM + i+ ti]. (2.12)
Các tín hiệu này có độ khuếch đại bằng nhau và bằng go nên được xem
như không có sai lệch khuếch đại giữa các kênh với nhau. Vì vậy, sai lệch
khuếch đại giữa các kênh đã được loại bỏ bằng các làm cho các sai lệch này
cân bằng với nhau giữa các kênh. Sơ đồ quá trình hiệu chỉnh sai lệch khuếch
đại trên từng kênh ADC con trong TIADC M kênh được mô tả chi tiết như
trong Hình 2.13.
 ADC0
Bộ 
trung bình
 ADCi
Bộ chia
( )x t
( )
2
0 x tg P
( )
2
i x tg P
0
i
g
gBộ 
trung bình
   0 0 00y k g x kM t= + +
   i i iy k g x kM i t= + +  0 ig x kM i t+ +
Hình 2.13: Sơ đồ chi tiết quá trình hiệu chỉnh sai lệch khuếch đại trong từng kênh
ADC con của TIADC M kênh.
62
* Kết quả mô phỏng
Để chứng minh hiệu quả của phương pháp đề xuất, luận án sử dụng phần
mềm MATLAB để tiến hành mô phỏng. Kết quả mô phỏng được thực hiện
với TIADC 13 bit, 4 kênh và 8 kênh, lấy mẫu tín hiệu tương tự đầu vào băng
tần hữu hạn có tần số fin = 0, 45fs tại tần số lấy mẫu fs = 2, 7 GHz. Số
điểm FFT là 218. Tạp âm được thêm vào để SNR tại đầu ra của TIADC là
60 dB. Các sai lệch khuếch đại là các đại lượng ngẫu nhiên Gauss với độ lệch
chuẩn bằng 0,04. Kết quả mô phỏng cho TIADC 4 kênh và 8 kênh được thể
hiện trong Hình 2.14 và Hình 2.15. Kết quả này cho thấy các hài do sai lệch
khuếch đại gây ra đã được loại bỏ khi áp dụng phương pháp đề xuất. Ngoài
ra, kết quả mô phỏng Monte-Carlo cho thấy hiệu năng của TIADC đã được
cải thiện đáng kể. Hiệu năng của TIADC 4 kênh đã cải thiện được 31,8 dB
đối với SNDR và 61,3 đối với SFDR. Tương tự, hiệu năng của TIADC 8 kênh
đã cải thiện được 31 dB đối với SNDR và 59,2 dB đối với SFDR. Điều này
được minh họa trong Hình 2.16.
* Nhận xét
Phương pháp hiệu chỉnh sai lệch khuếch đại đề xuất thực hiện hoàn toàn
trên miền số và không yêu cầu biết trước bất kỳ tín hiệu nào. Phương pháp
đề xuất thực hiện hiệu chỉnh bằng cách tính trung bình công suất đầu ra của
các ADC con so với ADC tham chiếu. Phương pháp này giúp đưa các giá trị
sai lệch khuếch đại của tất cả các kênh về cùng một giá trị và bằng giá trị
sai lệch của kênh đầu tiên. Do đó, kết quả hiệu chỉnh cho thấy hầu hết các
sai lệch khuếch đại đã được loại bỏ. Phương pháp đề xuất chỉ sử dụng các
bộ nhân và bộ cộng làm việc tại các tần số của các ADC con (tần số thấp
63
0 0,1 0,2 0,3 0,4 0,5-150
-100
-50
0
PS
D [
dB
]
Trước khi hiệu chỉnh
0 0,1 0,2 0,3 0,4 0,5
Tần số chuẩn hóa [f/fs]
-150
-100
-50
0
PS
D [
dB
]
Tần số chuẩn hóa [f/fs] 
Sau khi hiệu chỉnh
SNDR = 28,859 dB; SFDR = 32,2552 dB
SNDR = 60,6855 dB; SFDR = 93,5553 dB
Hình 2.14: Phổ tần đầu ra của TIADC 4 kênh trước và sau khi hiệu chỉnh sai lệch
khuếch đại.
0 0,1 0,2 0,3 0,4 0,5-150
-100
-50
0
PS
D [
dB
]
Trước khi hiệu chỉnh
0 0,1 0,2 0,3 0,4 0,5
Tần số chuẩn hóa [f/fs]
-150
-100
-50
0
PS
D [
dB
]
Tần số chuẩn hóa [f/fs] 
Sau khi hiệu chỉnh
SNDR = 60,6669 dB; SFDR = 93,6888 dB
SNDR = 29,6845 dB; SFDR = 34,5005 dB
Hình 2.15: Phổ tần đầu ra của TIADC 8 kênh trước và sau khi hiệu chỉnh sai lệch
khuếch đại.
64
28.9
32.3
60.7
93.6
SNDR SFDR
0
20
40
60
80
100
Giá
 trị
 SN
DR
/SF
DR
 (d
B)
 Trước khi hiệu chỉnh
 Sau khi hiệu chỉnh
3,6
3 ,3
0,7
2 ,9
(a)
SNDR SFDR
0
20
40
60
80
100
Giá
 trị
 SN
DR
/SF
DR
 (d
B)
 Trước khi hiệu chỉnh
 Sau khi hiệu chỉnh
93,7
34,5
60,7
29,7
(b)
Hình 2.16: So sánh SNDR và SFDR trước và sau khi hiệu chỉnh sai lệch khuếch đại
của TIADC 4 kênh (a) và 8 kênh (b).
fs/M) nên giúp giảm tài nguyên phần cứng và giảm công suất tiêu thụ.
2.2.3. Phương pháp hiệu chỉnh nền trên miền số sai lệch định thời
Xét TIADC chỉ có sai lệch định thời và không có các sai lệch khác. Như đã
trình bày ở Chương 1, sai lệch định thời xảy ra khi thời gian lấy mẫu tại các
ADC con có sự sai khác một lượng là ti. Sự sai lệch này có thể là âm hoặc
dương (giảm đi hoặc tăng lên so với thời gian lấy mẫu Ts). Do đó, trong một
số công trình đã công bố, có một số công trình ký hiệu là (kM + i)Ts − ti
hoặc (kM + i)Ts+ ti. Để thuận tiện và thống nhất trong biểu diễn các công
thức toán học, luận án thống nhất sử dụng ký hiệu thời gian lấy mẫu của
ADC khi có sai lệch định thời là (kM + i)Ts + ti. Điều này không làm thay
đổi bản chất và sự đúng đắn của các biểu thức toán học cũng như hiệu